

PWM オフラインスイッチング電源用パワーIC STR6A124MV

概要

STR6A124MV は、パワーMOSFET と電流モード型 PWM 制御 IC を 1 パッケージにした PWM 型スイッチング電源用パワーIC です。

全負荷範囲の効率を向上するため、本 IC は負荷に応じて自動的にグリーンモード、バースト発振モードに切り替えます。充実した保護機能により、構成部品が少なく、コストパフォーマンスの高い電源システムを容易に構成できます。

特長

- 回路効率の向上（ステップドライブ制御により、二次側整流ダイオードは従来より低耐圧品を選定でき、低 V_F 化が可能）
- 電流モード PWM 制御
- ソフトスタート機能
- スタンバイ動作点の変更可能
- 無負荷時入力電力 $P_{IN} < 15 \text{ mW}$
- 動作モード
周波数固定（65 kHz）
グリーンモード
（25 kHz～65 kHz）
バースト発振モード
- ランダムスイッチング機能
- スロープ補正機能
（サブハーモニック発振の防止）
- リーディング・エッジ・ブランキング機能
- バイアスアシスト機能
- 保護機能
過電流保護（OCP） ----- パルス・バイ・パルス
2 種類の OCP を搭載、入力補正機能付き
タイマー内蔵過負荷保護（OLP） ----- 自動復帰
過電圧保護（OVP） ----- ラッチ
過熱保護（TSD） ----- ラッチ

パッケージ

DIP8



原寸大ではありません。

主要特性

- $f_{OSC(AVG)}$ (typ.) = 65 kHz
- V_{DSS} (min.) = 700 V
- $R_{DS(ON)}$ (max.) = 1.4 Ω
- 出力電力 P_{OUT} ⁽¹⁾


製品名	アダプタ		オープンフレーム	
	AC230V	AC85 ~265V	AC230V	AC85 ~265V
STR6A124MV	29 W	23 W	46 W	33 W

アプリケーション

- 白物家電、OA 機器、AV 機器、産業機器
- その他 SMPS

⁽¹⁾ 周囲温度 50°C における実質的な連続出力電力です。最大出力電力は連続出力電力の 120%～140% 程度まで出力可能です。ただし、コアサイズ、トランス設計時のオンデューティの設定、放熱設計により、出力電力の制限を受けることがあります。

応用回路例



目次

概要	1
目次	2
1. 絶対最大定格	3
2. 電気的特性	4
3. 機械的特性	5
4. 代表特性	6
4.1. ディレーティング曲線	6
4.2. MOSFET ASO 曲線	7
4.3. 過渡熱抵抗曲線	8
5. ブロックダイアグラム	9
6. 各端子機能	9
7. 応用回路例	10
8. 外形図	10
9. 捺印仕様	11
10. 動作説明	12
10.1. 起動動作	12
10.2. 低入力時動作禁止回路 (UVLO)	12
10.3. バイアスアシスト機能	12
10.4. ソフトスタート機能	13
10.5. 定電圧制御回路動作	13
10.6. リーディング・エッジ・ブランキング機能	14
10.7. ランダムスイッチング機能	14
10.8. ステップドライブ制御	14
10.9. 動作モード	15
10.10. 過電流保護機能 (OCP)	16
10.10.1. 過電流保護動作	16
10.10.2. 過電流保護入力補正機能	16
10.11. 過負荷保護機能 (OLP)	17
10.12. 過電圧保護機能 (OVP)	18
10.13. 過熱保護機能 (TSD)	18
11. 設計上の注意点	18
11.1. 外付け部品	18
11.1.1. 入力、出力の平滑用電解コンデンサ	18
11.1.2. S/OCP 端子周辺回路	18
11.1.3. BA 端子周辺回路	18
11.1.4. FB/OLP 端子周辺回路	18
11.1.5. VCC 端子周辺回路	19
11.1.6. スナバ回路	19
11.1.7. 位相補正	19
11.1.8. トランス	19
11.2. パターン設計	21
12. パターンレイアウト例	22
注意書き	23

1. 絶対最大定格

電流値の極性は、IC を基準として、流入（シンク）が“+”、流出（ソース）が“-”と規定します。
特記がない場合の条件は、 $T_A = 25\text{ }^\circ\text{C}$ 、7ピン=8ピンです。

項目	記号	条件	端子	規格値	単位	備考
ドレインピーク電流 ⁽¹⁾	I_{DPEAK}	シングルパルス	8-1	4.0	A	
最大ドレイン電流	I_{DMAX}	$T_A = -40\sim 125\text{ }^\circ\text{C}$	8-1	4.0	A	
アバランシェエネルギー耐量 ⁽²⁾⁽³⁾	E_{AS}	$I_{LPEAK} = 0.5\text{ A}$	8-1	2.9	mJ	
S/OCP 端子電圧	$V_{S/OCP}$		1-3	-2~6	V	
BA 端子電圧	V_{BA}		2-3	-0.3~7.5	V	
BA 端子流入電流	I_{BA}		2-3	1.0	mA	
FB/OLP 端子電圧	V_{FB}		4-3	-0.3~14	V	
FB/OLP 端子流入電流	I_{FB}		4-3	1.0	mA	
VCC 端子電圧	V_{CC}		5-3	-0.3~32	V	
D/ST 端子電圧	$V_{D/ST}$		8-3	-1~ V_{DSS}	V	
MOSFET 部許容損失 ⁽⁴⁾	P_{D1}	15 mm × 15 mm の PCB 基板 搭載時	8-1	1.35	W	
制御部許容損失	P_{D2}		5-3	1.2	W	
動作周囲温度	T_{OP}		—	-40~125	°C	
保存温度	T_{STG}		—	-40~125	°C	
ジャンクション温度	T_J		—	150	°C	

⁽¹⁾ 4.2 項参照

⁽²⁾ 図 4-2 参照

⁽³⁾ シングルパルス、 $V_{DD} = 99\text{ V}$ 、 $L = 20\text{ mH}$

⁽⁴⁾ 図 4-3 参照

2. 電気的特性

電流値の極性は、IC を基準として、流入（シンク）が“+”、流出（ソース）が“-”と規定します。
特記がない場合の条件は $T_A = 25\text{ }^\circ\text{C}$ 、 $V_{CC} = 18\text{ V}$ 、7ピン=8ピンです。

項目	記号	条件	端子	Min.	Typ.	Max.	単位	備考
電源起動作								
動作開始電源電圧	$V_{CC(ON)}$		5-3	13.8	15.0	16.2	V	
動作停止電源電圧*	$V_{CC(OFF)}$		5-3	7.6	8.5	9.2	V	
動作時回路電流	$I_{CC(ON)}$	$V_{CC} = 12\text{ V}$	5-3	—	1.5	3.0	mA	
最低起動電圧	$V_{ST(ON)}$		8-3	40	47	55	V	
起動電流	$I_{CC(ST)}$	$V_{CC} = 13.5\text{ V}$	5-3	-4.05	-2.50	-1.08	mA	
起動電流供給しきい電圧*	$V_{CC(BIAS)}$	$I_{CC} = -500\text{ }\mu\text{A}$	5-3	8.0	9.6	10.5	V	
定常動作								
平均発振周波数	$f_{OSC(AVG)}$		8-3	58	65	72	kHz	
発振周波数変動幅	Δf		8-3	—	5.4	—	kHz	
最大フィードバック電流	$I_{FB(MAX)}$	$V_{CC} = 12\text{ V}$	4-3	-170	-130	-85	μA	
最小フィードバック電流	$I_{FB(MIN)}$		4-3	-21	-13	-5	μA	
軽負荷動作								
周波数低減開始 FB/OLP 端子電圧	$V_{FB(FDS)}$	$f_{OSC(AVG)} \times 0.9$	4-3	2.64	3.30	3.96	V	
周波数低減停止 FB/OLP 端子電圧	$V_{FB(FDE)}$	$f_{OSC(MIN)} \times 1.1$	4-3	2.40	3.00	3.60	V	
最低発振周波数	$f_{OSC(MIN)}$		8-3	18	25	32	kHz	
スタンバイ動作								
発振停止 FB 電圧 1	$V_{FB(OFF1)}$	RBA: Short	4-3	1.17	1.28	1.39	V	
発振停止 FB 電圧 2	$V_{FB(OFF2)}$	RBA: Open	4-3	1.50	1.63	1.76	V	
発振停止 FB 電圧 3	$V_{FB(OFF3)}$	RBA: 330 k Ω	4-3	1.78	1.92	2.06	V	
発振停止 FB 電圧 4	$V_{FB(OFF4)}$	RBA: 68 k Ω	4-3	2.02	2.17	2.32	V	
保護動作								
最大オンデューティ幅	D_{MAX}		8-3	70	75	80	%	
リーディング・エッジ・ブランキング時間	t_{BW}		—	—	330	—	ns	
過電流補正值	DPC		—	—	17.3	—	mV/ μs	
過電流補正制限デューティ	D_{DPC}		—	—	36	—	%	

* $V_{CC(OFF)} < V_{CC(BIAS)}$

STR6A124MV

項目	記号	条件	端子	Min.	Typ.	Max.	単位	備考
ゼロオンデューティ時 OCP しきい電圧	$V_{\text{OCP(L)}}$		1-3	0.735	0.795	0.855	V	
36%デューティ時 OCP しきい電圧	$V_{\text{OCP(H)}}$		1-3	0.843	0.888	0.933	V	
LEB(t_{BW})時 OCP しきい 電圧	$V_{\text{OCP(LEB)}}$		1-3	—	1.69	—	V	
OLP しきい電圧	$V_{\text{FB(OLP)}}$		4-3	6.8	7.3	7.8	V	
OLP 遅延時間	t_{OLP}		4-3	55	75	90	ms	
OLP 動作後回路電流	$I_{\text{CC(OLP)}}$		5-3	—	260	—	μA	
FB/OLP 端子クランプ 電圧	$V_{\text{FB(CLAMP)}}$		4-3	10.5	11.8	13.5	V	
OVP しきい電圧	$V_{\text{CC(OVP)}}$		5-3	27.0	29.1	31.2	V	
熱保護動作温度	$T_{\text{J(TSD)}}$		—	127	145	—	$^{\circ}\text{C}$	
MOSFET 部								
ドレイン・ソース間電圧	V_{DSS}	$I_{\text{DS}} = 300 \mu\text{A}$	8-1	700	—	—	V	
ドレイン漏れ電流	I_{DSS}	$V_{\text{DS}} = V_{\text{DSS}}$	8-1	—	—	300	μA	
オン抵抗	$R_{\text{DS(ON)}}$	$I_{\text{DS}} = 0.4 \text{ A}$	8-1	—	—	1.4	Ω	
スイッチング・タイム	t_{f}		8-1	—	—	250	ns	
熱抵抗								
ジャンクション-ケース 間	$\theta_{\text{J-C}}$		—	—	—	22	$^{\circ}\text{C/W}$	

3. 機械的特性

項目	条件	Min.	Typ.	Max.	単位
質量		—	0.51	—	g

4. 代表特性

4.1. デイレーティング曲線




図 4-1 ASO 温度デイレーティング係数曲線




図 4-2 アバランシェエネルギー耐量
デイレーティング曲線




図 4-3 T_A - P_{D1} 曲線

4.2. MOSFET ASO 曲線

IC を使用する際は、図 4-1 より温度ディレーティング係数を求め、ASO 曲線のディレーティングを行います。破線は、オン抵抗による制限曲線です。特記がない場合の条件は $T_A = 25^\circ\text{C}$ 、シングルパルスです。




図 4-4 ASO 曲線

4.3. 過渡熱抵抗曲線





図 4-5 過渡熱抵抗曲線


STR6A124MV

5. ブロックダイアグラム



BD_STR6A100xV_R1

6. 各端子機能




端子番号	端子名	機能
1	S/OCP	MOSFET ソース／過電流保護検出信号入力
2	BA	スタンバイ動作点調整端子
3	GND	グラウンド
4	FB/OLP	定電圧制御信号入力／過負荷保護信号入力
5	VCC	制御回路電源入力／過電圧保護信号入力
6	-	(抜きピン)
7	D/ST	MOSFET ドレイン／起動電流入力
8		

7. 応用回路例

放熱効果を上げるため、D/ST 端子（7、8 番ピン）のパターンは極力広くします。

D/ST 端子のサージ電圧が大きくなる電源仕様の場合は、P 巻線間に CRD クランプスナバ回路や、D/ST 端子と S/OCP 端子間に C または RC ダンパースナバ回路を追加します。




TC_STR6A100xV_2_R1

図 7-1 応用回路例

8. 外形図


- DIP8



備考:

- 単位 : mm
- Pb フリー品 (RoHS 対応)

9. 捺印仕様



10. 動作説明

特記のない場合の特性数値は Typ. 値を表記します。電流値の極性は、IC を基準として、シンクを“+”、ソースを“-”と規定します。

10.1. 起動動作

図 10-1 に VCC 端子周辺回路を示します。本 IC は起動回路を内蔵し、起動回路は D/ST 端子に接続しています。D/ST 端子の電圧が最低起動電圧 $V_{ST(ON)} = 47 \text{ V}$ になると起動回路が動作します。IC 内部で定電流化した起動電流 $I_{CC(ST)} = -2.50 \text{ mA}$ は、VCC 端子に接続した電解コンデンサ C2 を充電し、VCC 端子電圧が動作開始電源電圧 $V_{CC(ON)} = 15.0 \text{ V}$ まで上昇すると、制御回路が動作を開始します。制御回路が動作すると、VCC 端子への印加電圧は、図 10-1 の補助巻線電圧 V_D を整流平滑した電圧になります。電源起動後、起動回路は自動的に IC 内部で遮断するため、起動回路による電力消費はなくなります。補助巻線 D の巻数は、電源仕様の入出力変動範囲内で、VCC 端子電圧が次式(1)の範囲になるように、調整します。補助巻線電圧の目安は $15 \text{ V} \sim 20 \text{ V}$ 程度です。

$$V_{CC(BIAS)(max.)} < V_{CC} < V_{CC(OVP)(min.)}$$

$$\Rightarrow 10.5 \text{ (V)} < V_{CC} < 27.0 \text{ (V)} \quad (1)$$

IC の起動時間 (図 10-2 参照) は C2 のコンデンサ容量で決まり、起動時間の概算値は次式(2)で算出します。

$$t_{START} = C2 \times \frac{V_{CC(ON)} - V_{CC(INT)}}{|I_{CC(ST)}|} \quad (2)$$

ここで、

- t_{START} : IC の起動時間 (s)
- $V_{CC(INT)}$: VCC 端子の初期電圧 (V)




図 10-1 VCC 端子周辺回路




図 10-2 起動時の動作波形

10.2. 低入力時動作禁止回路 (UVLO)

VCC 端子電圧と回路電流 I_{CC} の関係を図 10-3 に示します。制御回路動作後、VCC 端子電圧が動作停止しきい値 $V_{CC(OFF)} = 8.5 \text{ V}$ に低下すると、低入力時動作禁止 (UVLO : Undervoltage Lockout) 回路により、制御回路は動作を停止し、再び起動前の状態に戻ります。




図 10-3 VCC 端子電圧と回路電流 I_{CC}

10.3. バイアスアシスト機能

バイアスアシスト機能は、起動不良の抑制をする機能です。バイアスアシスト機能は、FB 端子電圧が発振停止 FB 電圧 $V_{FB(OFF)}$ 以下のときに、VCC 端子電圧が起動電流供給しきい電圧 $V_{CC(BIAS)} = 9.6 \text{ V}$ まで低下すると動作します。

バイアスアシスト機能が動作すると、起動回路から起動電流を供給し、VCC 端子電圧は $V_{CC(BIAS)}$ でほぼ一定になります。これにより VCC 端子電圧が $V_{CC(OFF)}$ まで低下しないようにします。

バイアスアシスト機能により起動不良を抑制できるため、VCC 端子に接続するコンデンサ C2 の容量を小さくできます。これにより、IC の起動時間と過電圧保護機能 (OVP) の応答時間の短縮が可能です。

電源起動時、バイアスアシスト機能は以下のよう動作します。起動不良が起きないように、最終的に実機で動作を確認し、定数を調整します。

電源起動時の VCC 端子電圧波形例を図 10-4 に示します。起動時は VCC 端子電圧が $V_{CC(ON)} = 15.0$ V に達すると、IC が動作を開始して IC の回路電流が増加するため、VCC 端子電圧が低下します。それと同時に補助巻線電圧 V_D は出力電圧の立ち上がり電圧に比例して上昇します。これら電圧のバランスが VCC 端子電圧を作ります。

起動時、VCC 端子電圧が低下して $V_{CC(OFF)} = 8.5$ V に達すると、制御回路が停止して起動不良になります。起動時の出力負荷が軽負荷の場合、フィードバック制御の応答遅れにより、出力電圧が設定電圧以上になることがあります。このとき、フィードバック制御により FB 端子電圧が低下し、 $V_{FB(OFF)}$ 以下になると、IC が発振を停止して VCC 端子電圧が低下します。この状態で VCC 端子電圧が $V_{CC(BIAS)}$ まで低下すると、バイアスアシスト機能が動作し、起動不良を抑制します。




図 10-4 起動時の VCC 端子電圧

10.4. ソフトスタート機能

図 10-5 に起動時の動作波形を示します。本 IC は、電源起動時にソフトスタート機能が動作します。

ソフトスタート動作期間は、IC 内部で約 8.75 ms に設定しており、この期間に過電流しきい値が 7 段階でステップアップします。これにより、パワー MOSFET および二次側整流ダイオードの電圧・電流ストレスを低減します。

ソフトスタート動作期間は、リーディング・エッジ・ブランキング機能 (10.6 項参照) が無効になるため、 $t_{BW} = 330$ ns 以下のオン時間となる場合があります。

また、ソフトスタート動作期間が終わり、出力電圧が設定電圧になるまでの期間は、MOSFET のドレイン電流 I_D を過電流保護機能(OCP)で制限します。この期間を t_{LIM} とします。本 IC は、 t_{LIM} が

OLP 遅延時間 t_{OLP} 以上になると、過負荷保護動作 (OLP) で出力電力を制限します。そのため、起動時における t_{LIM} は、 $t_{OLP} = 55$ ms (min.)未満になるように、出力の電解コンデンサの容量や、トランスの D 巻線の巻数比を調整します。




図 10-5 起動時の動作波形

10.5. 定電圧制御回路動作

出力電圧の定電圧制御は、過渡応答および安定性に優れた電流モード制御 (ピーク電流モード制御) を使用しています。本 IC は、電流検出抵抗 R_{OCP} の両端電圧 (V_{ROCP}) と目標電圧 (V_{SC}) を内部の FB コンパレータで比較し、 V_{ROCP} のピーク値が V_{SC} に近づくように制御します。 V_{SC} は、FB/OLP 端子の電圧をフィードバック制御回路 (5 項参照) に入力し、スロープ補正を加えて作ります (図 10-6、図 10-7 参照)。

● 軽負荷の場合

負荷が軽くなると、出力電圧の上昇に伴い二次側エラーアンプのフィードバック電流が増加します。この電流がフォトカプラを介して流れる I_{FB} を FB/OLP 端子から引き抜くことにより、FB/OLP 端子電圧は低下します。これにより、目標電圧 V_{SC} が下がるため、 V_{ROCP} のピーク値が低下するように制御を行います。その結果、ドレ

イン電流のピーク値が減少し、出力電圧の上昇を抑えます。

- 重負荷の場合
負荷が重くなると、軽負荷時の逆の動作になり、FB コンパレータの目標電圧 V_{SC} が高くなるため、ドレイン電流のピーク値が増加し出力電圧の低下を抑えます。




図 10-6 FB/OLP 端子周辺回路




図 10-7 定常時の I_D と FB コンパレータ動作

ピーク電流モード制御の PWM 方式が連続モードで動作すると、ドレイン電流波形が台形波状になります。このモードは、制御量（目標電圧 V_{SC} ）で決まるドレインピーク電流値が一定でも、オン期間がドレイン電流の初期値により変化するため、図 10-8 のようにサブハーモニック発振が生じます。

サブハーモニック発振とは、オン期間がスイッチング周期の整数倍で変動する動作です。これを防ぐため、FB/OLP 端子電圧信号にダウンスロープ補正信号（オンデューティが広がるほどドレインピーク電流値を下げる信号）を加えて目標電圧 V_{SC} を作り、サブハーモニック発振を抑える制御を行います。

なお、フィードバック制御が外れる電源過渡状態（電源起動時、負荷短絡時など）では、サブ

ハーモニック発振が発生する場合がありますが、動作上の問題はありません。




図 10-8 サブハーモニック発振時のドレイン電流波形例

10.6. リーディング・エッジ・ブランキング機能

本 IC は出力電圧の定電圧制御にピーク電流モード制御方式を使用しています。この制御方式の場合、パワー MOSFET がターンオンしたときに発生する急峻なサージ電流に、FB コンパレータや過電流保護回路（OCP）が応答し、パワー MOSFET がオフする可能性があります。

この現象を防ぐため、パワー MOSFET がターンオンした瞬間から、リーディング・エッジ・ブランキング時間 $t_{BW} = 330 \text{ ns}$ を設けています。この期間は、通常の過電流保護よりしきい電圧を高く設定し（ $V_{OCP(LEB)} = 1.69 \text{ V}$ ）、ターンオン時のドレイン電流サージに反応しないようにしています。（10.10 項参照）。

10.7. ランダムスイッチング機能

本 IC は、PWM 平均発振周波数 $f_{OSC(AVG)}$ に周波数変動を重畳する機能を内蔵しています。スイッチング動作中は、 $f_{OSC(AVG)}$ に対してランダムに微変動します。これにより、この機能がない製品と比較し、雑音端子電圧（コンダクションノイズ）が低減するため、入力部のノイズフィルタなどを簡略化できます。

10.8. ステップドライブ制御

図 10-9 にフライバック方式の回路図を示します。パワー MOSFET のターンオン時、二次側の整流ダイオード D51 の両端にはサージ電圧が発生します。そのため D51 はこのサージ電圧を考慮した耐圧を選定する必要があります。

本 IC は、負荷条件に応じてパワーMOSFET のゲートドライブを内部で最適に制御し（ステップドライブ制御）、ターンオン時の D51 のサージ電圧を低減します（図 10-10 参照）。これにより、D51 の耐圧は従来よりも低く設定できるため、D51 の低コスト化と D51 の低 V_F 化による回路効率の向上が実現できます。




図 10-9 フライバック方式

負荷が軽くなると FB/OLP 端子電圧が低下します。FB/OLP 端子電圧が周波数低減開始 FB/OLP 端子電圧 $V_{FB(FDS)}$ 以下になるとグリーンモードに移行し、周波数低減停止 FB/OLP 端子電圧 $V_{FB(FDE)}$ になるまで周波数を低減させます（表 10-1 参照）。このときの最低発振周波数は $f_{OSC(MIN)} = 25 \text{ kHz}$ です。

さらに FB/OLP 端子電圧が低下し、FB/OLP 端子電圧がスタンバイ動作点に達すると、バースト発振動作に移行します。図 10-12 のように、バースト発振動作時は発振期間と発振停止期間があります。発振期間は $f_{OSC(MIN)}$ でスイッチング動作をします。




図 10-12 バースト発振動作波形




図 10-10 I_D 、 V_{D51} 波形

表 10-1 周波数低減開始/停止 FB/OLP 端子電圧

	STR6A124MV ($f_{OSC} = 65 \text{ kHz}$)
$V_{FB(FDS)}$ (Typ.)	3.30 V
$V_{FB(FDE)}$ (Typ.)	3.00 V

本 IC は、BA 端子に接続する抵抗値 R_{BA} （図 10-13 参照）により、このスタンバイ動作点を可変することができます。過電流保護動作点での負荷率を 100%とした場合、スタンバイ動作点における負荷率の目安は表 10-2 のとおりです。

10.9. 動作モード

本 IC は、軽負荷時の効率を改善するため、負荷に応じてグリーンモード、バースト発振動作に自動的に切り替わります。これによりスイッチング損失を低減します（図 10-11 参照）。




図 10-11 負荷と発振周波数の関係




図 10-13 BA 端子周辺回路

表 10-2 スタンバイ動作点

抵抗値 R_{BA}	発振停止 FB/OLP 端子電圧	スタンバイ 動作点の負荷率
	STR6A124MV ($f_{osc}=65$ kHz)	
ショート	1.28 V	約 3~6 %
オープン	1.63 V	約 4~8 %
330 k Ω	1.92 V	約 6~11 %
68 k Ω	2.17 V	約 8~13 %

一般的に、軽負荷時の効率を改善するため、バースト間隔は、数 kHz 以下にします。この低周波数動作により、トランスから音鳴りが生じる場合があります。本 IC は、バースト発振動作時のドレイン電流ピークを低く抑え、トランスの音鳴りを抑制します。

一般的に、IC には応答遅れがあり、ドレイン電流 I_D の傾きは、電源入力電圧が高いほど急峻になります。このため、電源入力電圧が高い方がバースト発振動作時の I_D のピークは高くなります。つまり、電源入力電圧が高くなるとバースト発振周波数が下がるため、注意が必要です。

バースト発振動作に切り替わる過渡期間に、VCC 端子電圧が起動電流供給しきい値 $V_{CC(BIAS)} = 9.6$ V に低下すると、バイアスアシスト機能が動作し、起動電流 $I_{CC(ST)}$ を VCC 端子へ供給します。これにより VCC 端子電圧の低下を抑え、安定したスタンバイ動作が行えます。なお、定常動作時（バースト発振動作時を含む）にバイアスアシスト機能が動作すると、消費電力が増加するため、VCC 端子電圧は常に $V_{CC(BIAS)}$ より高くする必要があります。トランスの補助巻線と二次巻線の巻数比や VCC 端子に接続する R_2 を小さくするなどの調整が必要です (R_2 の詳細は 11.1 項参照)。

10.10. 過電流保護機能 (OCP)

10.10.1. 過電流保護動作

過電流保護機能(OCP)は、パワー-MOSFET のドレインピーク電流値が、OCP しきい電圧に達すると、パワー-MOSFET をターンオフして電力を制限します (パルス・バイ・パルス方式)。

リーディング・エッジ・ブランキング時間中の OCP しきい電圧は、通常のしきい電圧より高い $V_{OCP(LEB)} = 1.69$ V に設定されています。しきい電圧を高くすることで、ターンオン時のドレイン電流サージにตอบสนองしないようにしています。この過電流保護は、出力巻線の短絡時や、二次側整流ダイ

オードの耐圧異常時などの保護として動作します。

ターンオン時に MOSFET のドレイン端子に生じるサージ電圧の幅は、図 10-14 のように t_{BW} 以下にする必要があります。サージ電圧を抑えるため、電流検出抵抗 R_{OCP} のパターンレイアウトは注意が必要です。11.2 項を参照し、レイアウトを設計します。

また、図 10-15 のようにダンパースナバ回路がある場合、サージ電圧を抑えるため、コンデンサの容量を小さくします。




図 10-14 S/OCP 端子電圧波形




図 10-15 ダンパースナバ

10.10.2. 過電流保護入力補正機能

一般的な PWM 制御 IC は、制御系を含めた回路に伝播遅延時間があります。そのため、電源の入力電圧が高く、ドレイン電流傾斜が急峻なほど、実際に流れるドレイン電流のピークは高くなり、検出電圧は OCP しきい電圧よりも高くなります。このように、OCP 動作時のドレイン電流のピークは、入力電圧の変化に対してばらつきが生じる傾向があります。このばらつきを低減するため、本 IC は入力補正機能を内蔵しています。

入力補正機能とは、電源入力電圧に応じて、

図 10-16 のように、OCP のしきい電圧を補正する機能です。

入力電圧が低い（オンデューティが広い）ときは、OCP しきい電圧が高くなるように制御し、入力電圧が高い（オンデューティが狭い）ときとのドレイン電流ピークの差を小さくします。

補正量はオンデューティに依存し、オンデューティに対する補正後の OCP しきい電圧 $V_{OCP'}$ は次式(3)になります。ただし、オンデューティが 36 % 以上は、 $V_{OCP(H)} = 0.888 \text{ V}$ 一定になります。

$$V_{OCP'} = V_{OCP(L)} + DPC \times ONTime$$

$$= V_{OCP(L)} + DPC \times \frac{Duty}{f_{OSC(AVG)}} \quad (3)$$

ここで、

$V_{OCP(L)}$: ゼロオンデューティ時 OCP しきい電圧

DPC : 過電流補正値

ONTime : MOSFET のオン時間

ONDuty : MOSFET のオンデューティ

$f_{OSC(AVG)}$: 平均発振周波数




図 10-16 オンデューティと補正後の V_{OCP}

10.11.過負荷保護機能 (OLP)

図 10-17 に FB/OLP 端子の周辺回路、図 10-18 に OLP 動作時の波形を示します。

過負荷状態（過電流動作によりドレインピーク電流値を制限している状態）になると、出力電圧が低下し、二次側のエラーアンプがカットオフします。そのため、フィードバック電流 I_{FB} は FB/OLP 端子に接続している C3 を充電し、FB/OLP 端子電圧が上昇します。FB/OLP 端子電圧が、OLP

しきい電圧 $V_{FB(OLP)} = 7.3 \text{ V}$ を超えている状態を OLP 遅延時間 $t_{OLP} = 75 \text{ ms}$ 継続すると、過負荷保護機能 (OLP) が動作してスイッチング動作を停止します。

OLP 動作時は、VCC 端子電圧による間欠発振動作を行い、パワーMOSFET や二次側整流ダイオードなどの部品ストレスを低減します。

OLP 動作後、IC のスイッチング動作が停止すると VCC 端子電圧が低下します。OLP 動作時はバイアスアシスト機能が無効になり、VCC 端子電圧が $V_{CC(OFF)SKP}$ (約 9 V) になると、起動電流により VCC 端子電圧を上昇させます。VCC 端子電圧が $V_{CC(ON)}$ に達すると、制御回路が動作します。動作回路電流により VCC 端子電圧は低下し、 $V_{CC(OFF)} = 8.5 \text{ V}$ に達すると制御回路は動作を停止します。

このように、UVLO 動作 (10.2 項参照) 時に $V_{CC(OFF)}$ をスキップすることで、発振停止期間を長くし、間欠発振動作時のパワーMOSFET の温度上昇を抑制します。

過負荷の要因を取り除くと、通常の動作に自動復帰します。




図 10-17 FB/OLP 端子周辺回路




図 10-18 OLP 動作波形

10.12.過電圧保護機能 (OVP)

VCC 端子と GND 端子間に、OVP しきい電圧 $V_{CC(OVP)} = 29.1 \text{ V}$ 以上の電圧を印加すると、過電圧保護機能(OVP)が動作します。

VCC 端子電圧をトランスの補助巻線から供給する場合は、VCC 端子電圧が出力電圧に比例するため、出力電圧検出回路オープン時などの 2 次側の過電圧を検出できます。この場合、過電圧保護動作時の 2 次側出力電圧 $V_{OUT(OVP)}$ は、次式(4)で概略計算できます。

$$V_{OUT(OVP)} = \frac{V_{OUT(NORMAL)}}{V_{CC(NORMAL)}} \times 29.1(V) \quad (4)$$

ここで、

$V_{OUT(NORMAL)}$: 定常動作時の出力電圧

$V_{CC(NORMAL)}$: 定常動作時の VCC 端子電圧

OVP が動作すると、ラッチ状態でスイッチング動作を停止します。スイッチング動作が停止すると、VCC 端子電圧は下降します。ラッチ状態を保持するため、VCC 端子電圧が $V_{CC(BIAS)}$ まで低下すると、バイアスアシスト機能が動作し、VCC 端子電圧を $V_{CC(OFF)}$ 以上に保持します。

ラッチ状態の解除は、電源電圧をオフし、VCC 端子電圧を $V_{CC(OFF)}$ 以下に下げることで行います。

10.13.過熱保護機能(TSD)

IC の制御回路部の温度が、熱保護動作温度 $T_{J(TSD)} = 145 \text{ }^\circ\text{C}$ 以上に達すると、過熱保護機能(TSD)が動作します。

TSD が動作すると、ラッチ状態でスイッチング動作を停止します。スイッチング動作が停止すると、VCC 端子電圧は下降します。ラッチ状態を保持するため、VCC 端子電圧が $V_{CC(BIAS)}$ まで低下すると、バイアスアシスト機能が動作し、VCC 端子電圧を $V_{CC(OFF)}$ 以上に保持します。

ラッチ状態の解除は、電源電圧をオフし、VCC 端子電圧を $V_{CC(OFF)}$ 以下に下げることで行います。

11. 設計上の注意点

11.1. 外付け部品

各部品は使用条件に適合したものを使用します。




図 11-1 IC 周辺回路

11.1.1. 入力、出力の平滑用電解コンデンサ

電解コンデンサは、リップル電流・電圧・温度上昇に対し、適宜設計マージンを設けます。

また、リップル電圧を低減するため、スイッチング電源設計に適した、低 ESR タイプを推奨します。

11.1.2. S/OCP 端子周辺回路

図 11-1 に示す R_{OCP} は、電流検出用抵抗です。高周波スイッチング電流が流れるので、内部インダクタンスが小さく、かつ許容損失を満足するものを使用します。

11.1.3. BA 端子周辺回路

本 IC は、BA 端子に接続する抵抗値 R_{BA} により、この発振停止 FB 電圧値を選択できます（詳細は 10.9 項参照）。

$C4$ はノイズ除去用のコンデンサです。容量の目安は $1000 \text{ pF} \sim 2200 \text{ pF}$ 程度です。

11.1.4. FB/OLP 端子周辺回路

図 11-1 に示す FB/OLP 端子と GND 端子間のコンデンサ $C3$ は、高周波ノイズ除去、位相補償用です。 $C3$ の容量は $2200 \text{ pF} \sim 0.01 \text{ } \mu\text{F}$ 程度が目安で、FB/OLP 端子と GND 端子近くに接続します。 $C3$ は最終的に実機で動作を確認し、定数を調整します。

11.1.5. VCC 端子周辺回路

一般的な電源仕様の場合、図 11-1 に示す C2 の容量は $10\ \mu\text{F}$ ～ $47\ \mu\text{F}$ 程度を接続します (C2 は起動時間に影響するので、10.1 項を参照してください)。

また、実際の電源回路は、図 11-2 のように二次側出力電流 I_{OUT} により VCC 端子電圧が増加し、過電圧保護動作 (OVP) になる場合があります。これは、パワーMOSFET がターンオフした瞬間に発生するサージ電圧が補助巻線にも誘起し、C2 をピーク充電するためです。

これを防止するには、図 11-1 のように、整流用ダイオード D2 と直列に、抵抗 R2 (数 Ω ～数十 Ω) の追加が有効です。ただし、出力電流に対する VCC 端子電圧の変化は、使用するトランスの構造により異なるため、実際に使用するトランスに合わせて R2 の最適値を調整する必要があります。




図 11-2 R2 による出力電流 I_{OUT} —VCC 端子電圧

11.1.6. スナバ回路

V_{DS} サージ電圧が大きくなる電源仕様の場合は以下のような回路を追加します (図 11-1 参照)。

- P 巻線間に CRD クランプスナバ回路を追加する
- D/ST 端子と S/OCP 端子間に C、または RC ダンパースナバ回路を追加する
ダンパースナバ回路を追加する場合は、D/ST 端子と S/OCP 端子の直近に接続します。

11.1.7. 位相補正

図 11-3 に一般的なシャントレギュレータ (U51) を使用した二次側検出回路を示します。

C52、R53 は位相補正用のコンデンサと抵抗です。C52 の容量および抵抗 R53 の抵抗値は、それぞれ $0.047\ \mu\text{F}$ ～ $0.47\ \mu\text{F}$ 、 $4.7\ \text{k}\Omega$ ～ $470\ \text{k}\Omega$ 程度が目安です。C52、R53 は、最終的に実機で動作を確認し、定数を調整します。




図 11-3 二次側シャントレギュレータ (U51) の周辺回路

11.1.8. トランス

トランスは、銅損・鉄損による温度上昇に対し、適宜設計マージンを設けます。スイッチング電流は高周波成分を含むため、表皮効果が影響する場合があります。

このためトランスに使用する巻線の線径は、動作電流の実効値を考慮し、電流密度が $4\sim 6\ \text{A}/\text{mm}^2$ を目安に選定します。表皮効果の影響などで、さらに温度対策が必要な場合は、巻線表面積を増加させるため、次を検討します。

- 巻線の本数を増やす
- リッツ線を使用する
- 線径を太くする

以下の場合には VCC 端子のサージ電圧が大きくなります。

- 低出力電圧、大電流負荷仕様など一次側主巻線 P のサージ電圧が高い場合
- 補助巻線 D が一次側主巻線 P のサージの影響を受けやすいトランス構造の場合


D 巻線のサージ電圧が大きいと、VCC 端子電圧が増加し、過電圧保護動作 (OVP) になる場合があります。そこで、トランス設計時は、以下の内容を考慮する必要があります。

- P 巻線と二次側出力巻線 S の結合を良くする (リーケージインダクタンスを小さくする)
- D 巻線と S 巻線の結合を良くする
- D 巻線と P 巻線の結合を悪くする


また、多出力の場合は出力電圧のレギュレーション特性を向上させるため、二次側安定化出力巻線 (定電圧制御をしている出力ラインの巻線) S1

と、他出力巻線（S2、S3…）の結合を良くする必要があります。

これらを考慮した二出力のトランス参考例を図 11-4 に示します。



巻線構造例①



巻線構造例②

図 11-4 巻線構造例

● 巻線構造例①

P1、P2 で S1 を挟み、P1、P2 と S1 の結合を良くし、P1、P2 のサージを小さくする。

D を P1、P2 から離し、結合を悪くして、D のサージを小さくする。

● 巻線構造例②

P1、P2 と S1 を近くに巻き、結合を良くし、P1、P2 のサージを小さくする。

D と S2 を S1 で挟み、D と S1、S1 と S2 の結合を良くする。これにより D のサージが小さくなり、S2 出力電圧のレギュレーション特性が向上する。

11.2. パターン設計

スイッチング電源は、高周波かつ高電圧の電流経路が存在し、基板のパターンや部品の実装条件が、動作、ノイズ、損失などに大きく影響します。そのため、高周波電流ループは極力小さくし、パターンを太くして、ラインインピーダンスを低くする必要があります。

また、GND ラインは輻射ノイズに大きな影響を与えるため、極力太く、短く配線します。

さらに、以下に示す内容を配慮したパターン設計が必要です。

図 11-5 に IC 周辺回路の接続例を示します。

(1) 主回路パターン

スイッチング電流が流れる主回路パターンです。このパターンは極力太く、電流ループを小さく配線します。IC と入力電解コンデンサ C1 の距離が離れている場合は、高周波電流ループのインピーダンスを下げるため、トランスもしくは IC の近くに、電解コンデンサやフィルムコンデンサ (0.1 μ F 程度) を追加します。

(2) 制御系 GND パターン

制御系 GND パターンに主回路の大電流が流れると、IC の動作に影響を与える可能性があります。制御系の GND は専用パターンにし、 R_{OCP} のできるだけ近くに配線します (図 11-5 の A 点)。

(3) VCC 端子周り

このパターンは、IC の電源供給用パターンのため、極力電流ループを小さく配線します。

IC と電解コンデンサ C2 の距離が離れている場合は、VCC 端子と GND 端子の近くにフィルムコンデンサ C_f (0.1 μ F~1.0 μ F 程度) を追加します。

(4) 電流検出用抵抗 R_{OCP} 周り

R_{OCP} は、S/OCP 端子の近くに配置します。主回路系と制御系のグラウンドは R_{OCP} 近傍で接続します (図 11-5 の A 点)。

(5) IC の周辺部品

IC に接続する制御系の部品は IC の近くに配置し、最短で各端子に接続します。

(6) 二次側整流平滑回路

このパターンは、スイッチング電流が流れる二次側主回路パターンです。このパターンは極力太く、電流ループを小さく配線します。

このパターンのインピーダンスを下げると、パワーMOSFET がターンオフする際に発生するサージ電圧を減らすことができます。これにより、パワーMOSFET の耐圧マージンを増やし、クランプスナバ回路のストレスや損失を低減できます。

(7) 温度に関する注意事項

パワーMOSFET の ON 抵抗 $R_{DS(ON)}$ は、正の温度係数のため、熱設計に注意が必要です。IC の下のパターンや、D/ST 端子のパターンは、放熱板として機能するため、極力広く設計します。




図 11-5 電源 IC 周辺回路の接続例

12. パターンレイアウト例

以下に、STR6A124MV を使用したパターンレイアウト例と、その回路図を示します。パターンレイアウト例は他 IC と共用です。図 12-2 に記載してある部品のみ使用します。




図 12-1 パターンレイアウト例




図 12-2 パターンレイアウト回路図

注意書き

- 本書に記載している製品（以下、「本製品」という）のデータ、図、表、およびその他の情報（以下、「本情報」という）は、本書発行時点のもので、本情報は、改良などで予告なく変更することがあります。本製品を使用する際は、本情報が最新であることを弊社販売窓口を確認してください。
- 本製品は、一般電子機器（家電製品、事務機器、通信端末機器、計測機器など）の部品に使用されることを意図しております。本製品を使用する際は、納入仕様書に署名または記名押印のうえ、返却をお願いします。高い信頼性が要求される装置（輸送機器とその制御装置、交通信号制御装置、防災装置、防犯装置、各種安全装置など）に本製品を使用することを検討する際は、必ず事前にその使用の適否について弊社販売窓口へ相談いただき、納入仕様書に署名または記名押印のうえ、返却をお願いします。本製品は、極めて高い信頼性が要求される機器または装置（航空宇宙機器、原子力制御、その故障や誤動作が生命や人体に危害を及ぼす恐れのある医療機器（日本における法令でクラスⅢ以上）など）（以下「特定用途」という）に使用されることは意図されておられません。特定用途に本製品を使用したことでお客様または第三者に生じた損害などに関して、弊社は一切その責任を負いません。
- 本製品を使用するにあたり、本製品に他の製品や部材を組み合わせる際、あるいはこれらの製品に物理的、化学的、その他の何らかの加工や処理を施す際は、使用者の責任においてそのリスクを必ず検討したうえで行ってください。
- 弊社は、品質や信頼性の向上に努めていますが、半導体製品は、ある確率で欠陥や故障が発生することは避けられません。本製品が故障し、その結果として人身事故、火災事故、社会的な損害などが発生しないように、故障発生率やディレーティングなどを考慮したうえで、使用者の責任において、本製品が使用される装置やシステム上で、十分な安全設計および確認を含む予防措置を必ず行ってください。ディレーティングについては、納入仕様書および弊社ホームページを参照してください。
- 本製品は、耐放射線設計をしておりません。
- 本書に記載している回路定数、動作例、回路例、パターンレイアウト例、設計例、推奨例、本書に記載しているすべての情報、およびこれらに基づく評価結果などは、使用上の参考として示したものです。
- 本情報に起因する使用者または第三者のいかなる損害、および使用者または第三者の知的財産権を含む財産権とその他一切の権利の侵害問題について、弊社は一切その責任を負いません。
- 本情報を、文書による弊社の承諾なしに転記や複製をすることを禁じます。
- 本情報について、弊社の所有する知的財産権およびその他の権利の実施、使用または利用を許諾するものではありません。
- 使用者と弊社との間で別途文書による合意がない限り、弊社は、本製品の品質（商品性、および特定目的または特別環境に対する適合性を含む）ならびに本情報（正確性、有用性、および信頼性を含む）について、明示的か黙示的かを問わず、いかなる保証もしておりません。
- 本製品を使用する際は、特定の物質の含有や使用を規制する RoHS 指令など、適用される可能性がある環境関連法令を十分に調査したうえで、当該法令に適合するように使用してください。
- 本製品および本情報を、大量破壊兵器の開発を含む軍事用途やその他軍事利用の目的で使用しないでください。また、本製品および本情報を輸出または非居住者などに提供する際は、「米国輸出管理規則」や「外国為替及び外国貿易法」など、各国で適用される輸出管理法令などを遵守してください。
- 弊社物流網以外における本製品の落下などの輸送中のトラブルについて、弊社は一切その責任を負いません。
- 本書は、正確を期すために慎重に製作したのですが、本書に誤りがないことを保証するものではありません。万一、本情報の誤りや欠落に起因して、使用者に損害が生じた場合においても、弊社は一切その責任を負いません。
- 本製品を使用する際の一般的な使用上の注意は弊社ホームページを、特に注意する内容は納入仕様書を参照してください。
- 本書で使用されている個々の商標、商号に関する権利は、弊社を含むその他の原権利者に帰属します。